10.3969/j.issn.1001-7119.2012.06.006
NIOS Ⅱ环境下可复用ⅡRcore的设计与应用
提出了一种采用FPGA实现定点ⅡR滤波器的通用设计.其特点在于基本二阶节可在多个滤波器和滤波器各节之间的反复重用,一个嵌入式阵列乘法器与加法器又在基本二阶节内反复重用.通过NIOS Ⅱ CPU的控制,滤波器可配置成各种类型的ⅡR滤波器,二阶节的计算顺序可配置成的并联或串联,还可自由地控制二阶节的使用或修改其系数.
FPGA、ⅡR、NIOS Ⅱ
28
TP332(计算技术、计算机技术)
宜宾市科技局资助项目200804004
2012-09-29(万方平台首次上网日期,不代表论文的发表时间)
共3页
16-18