基于DBIST的IP核可测试设计实现

摘要：

分析了全扫描和逻辑内置自测试这两种方法在芯片可测试设计应用中的利弊,并简要介绍了结合两者优点的DBIST方法和实现该方法的Synopsys SoCBIST工具.通过与全扫描产生结果的对比,指出了对IP核做可测试设计用DBIST方法所具备的测试时间短、测试文件小、测试覆盖率高、可做全速测试及易于在SoC系统中测试等显著优点.

关键词：测试技术、全扫描、逻辑内建自测试、确定性内建自测试、SoCBIST、重置位

所属期刊栏目：22

分类号：TN4(微电子学、集成电路（IC）)

资助基金：国家基金重点项目90207001

在线出版日期：2006-06-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：405-409