低相噪频率合成器中环路滤波器仿真研究

摘要：

为了改善短波跳频电台中频率合成器的相位噪声特性,分析了DDS激励PLL式频率合成器中锁相环单元工作过程,基于ADI公司的PLL芯片ADF4001,就相位噪声问题对环路滤波器进行了设计.从带宽和相位余量出发,通过一种参数的近似算法,重新计算设定滤波器各种参数值,有效降低了滤波器相位噪声.最后用ADIsimPLL仿真软件对锁相环进行了仿真.结果表明:在70MHz输出时,经计算调整后的系统噪声性能比调整前优化可达0.79%,滤波器噪声性能的优化可达4%.有效改善了频率合成器的相位噪声特性.

关键词：频率合成器、环路滤波器、相位噪声

所属期刊栏目：24

分类号：TN74(基本电子电路)

在线出版日期：2011-04-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：432-434