基于快行FIR滤波器的数字下变频设计及FPGA实现

摘要：

在雷达系统设计中,对接收的宽带回波信号直接进行中频采样,然后数字下变频实现正交解调,这样可减少系统的复杂性,提高微波遥感信号处理器的数字化程度和性能.针对高速数字下变频模块时钟速率高和硬件资源消耗大的设计难点,采用8路并行滤波方法降低时钟速率,并优化了滤波器的实现结构,在DSP48硬件资源消耗上节省大约40％.在FPGA中编程实现了8路快行滤波器的数字下变频模块,最后实验结果表明该方法在2 Gb-ps高速采样率下性能优异,占用硬件资源较少,具有较高的工程可行性和实用性.

关键词：中频采样;数字下变频;FPGA

所属期刊栏目：18

分类号：V55(地面设备、试验场、发射场、航天基地)

资助基金：装备预研基金资助项目编号:Y19-GF-01

在线出版日期：2021-12-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：8-13