10.3969/j.issn.1674-7135.2017.05.020
FPGA静态时序约束方法分析
采用良好的时序约束方法,使FPGA的静态时序分析结果更接近实际电路.文中简述了FPGA静态时序分析(STA)中时序约束的基本概念,重点针对时序分析中群组定义、时钟域、端口信号等关键时序问题给出了时序约束方法,并通过实例演示进行了说明.
时序约束、静态时序分析、FPGA
14
V474(航天器及其运载工具)
2017-12-01(万方平台首次上网日期,不代表论文的发表时间)
共4页
103-106