10.3963/j.issn.1674-4861.2002.06.019
同步时序逻辑电路设计的一种新方法
提出了一种同步时序逻辑电路设计的新方法-次态方程联立法.该方法从状态表中获得次态方程,然后将所获得的次态方程与所用触发器的标准次态方程联立比较而直接得到触发器的激励函数.具体设计实例表明该方法简捷、高效,对所有的同步时序逻辑电路设计均适用.
同步时序逻辑电路、状态表、次态方程、激励函数
20
TN7(基本电子电路)
2004-01-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
59-61