基于正弦数据压缩算法的DDS研究及FPGA实现

摘要：

针对直接数字频率合成器(DDS)芯片因存储空间开销大导致功耗增加,可靠性降低的问题,设计了一种将改进sun-derland 算法与 QE-ROM 技术相结合的一种用于直接数字频率合成器(DDS)的紧凑型16位精度正弦查找表(ROM);对所设计的正弦查表算法进行了系统级仿真与硬件描述语言(Verilog HDL)实现,并最终在FPGA上进行了整体算法功能与性能的验证;基于AD5360芯片制作了一款多通道16位输出数模转换器(DAC),并搭载降压稳压芯片LM317和LM337实现了一款可以将220 V工频转换为DAC所需的±9 V和3.75 V的供电电源;测试结果显示,设计的正弦查找表算法在达到16位精度的同时,只占据8 576 bit的存储空间;所使用的正弦数据优化算法相比较传统的DDS正弦波形发生器资源节省99.2％,实现了 122:1的压缩比,有效降低了 DDS的芯片面积和功耗.

关键词：直接数字频率合成器、存储空间压缩、Sunderland算法、QE-ROM算法、数模转换器

所属期刊栏目：31

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2023-03-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：269-276,283