10.16526/j.cnki.11-4762/tp.2022.06.037
基于FPGA的深度强化学习硬件加速技术研究
深度强化学习(DRL)是机器学习领域的一个重要分支,用于解决各种序贯决策问题,在自动驾驶、工业物联网等领域具有广泛的应用前景;由于DRL具备计算密集型的特点,导致其难以在计算资源受限且功耗要求苛刻的嵌入式平台上进行部署;针对DRL在嵌入式平台上部署的局限性,采用软硬件协同设计的方法,设计了一种面向DRL的FPGA加速器,提出了一种设计空间探索方法,在ZYNQ7100异构计算平台上完成了对Cartpole应用的在线决策任务;实验结果表明,研究在进行典型DRL算法训练时的计算速度和运行功耗相对于CPU和GPU平台具有明显的优势,相比于CPU实现了 12.03的加速比,相比于GPU实现了 28.08的加速比,运行功耗仅有7.748 W,满足了深度强化学习在嵌入式领域的在线决策任务.
深度强化学习、FPGA、异构计算、在线决策、嵌入式领域
30
TP3(计算技术、计算机技术)
2022-07-07(万方平台首次上网日期,不代表论文的发表时间)
共6页
242-247