基于Sigrity在SDIO板级信号完整性仿真分析与优化

摘要：

随着高集成度集成电路与高速板级印制电路的发展,板间通信频率已经达到GHz水平,传统板级电路设计方案已经无法普及到更高频率的电路设计;针对高速SDIO总线在板级的设计,基于Cadence Sigrity平台的信号完整性仿真,提出了一种针对SDIO总线的高速信号仿真方法,该方法对SDIO总线有较高的仿真参考意义,通过海思Hi3516EV200嵌入式平台的板级电路设计与仿真优化,对层叠结构、层叠顺序、走线长度、地过孔、过孔数目实验仿真,优化PCB设计,对S参数与时域图进行研究与分析,提出了一种SDIO总线的电路走线设计参考方法,通过理论分析与仿真实验论证了该方案的可行性与实用价值,填补了信号完整性仿真分析中对SDIO总线设计的空白.

关键词：SDIO总线、信号完整性、Cadence Sigrity、高速数字电路、拓扑结构

所属期刊栏目：30

分类号：TN7(基本电子电路)

在线出版日期：2022-04-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：204-210,221