10.16526/j.cnki.11-4762/tp.2020.01.038
基于反馈约束的SRAM接口时序分析方法
FPGA验证作为保证FPGA产品功能和可靠性的重要手段已经备受关注;对接口芯片时序的验证通常通过布局布线后仿真来进行,但布局布线后仿真需要耗费大量的时间;介绍了一种基于反馈的SRAM接口时序验证的方法,将FPGA输入输出连接成一个回路,验证结果表明,与动态仿真验证相比,该种静态时序验证方法可以较早、快速、精确定位FPGA接口时序设计存在的问题;缩短了验证时间,提高了验证效率、准确性和覆盖率.
FPGA、静态时序分析、SRAM
28
TP391(计算技术、计算机技术)
2020-04-17(万方平台首次上网日期,不代表论文的发表时间)
共5页
179-183