DDR2SDRAM控制器接口的FPGA设计及实现

摘要：

DDR2 SDRAM是第二代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到了广泛应用;DDR2芯片的控制较为复杂,为了解决DDR2芯片的驱动及功能验证问题,在介绍了其特点和工作机制的基础上,提出了一种简化的工作流程图,进而给出该控制器的总体设计、FPGA器件的引脚分配及验证方法;其中验证方法采用Verilog HDL硬件描述语言构建了DDR2控制器IP软核的测试平台,通过ModelSim软件对DDR2仿真模型测试无误后,再使用QuartusⅡ软件的嵌入式逻辑分析仪工具SignalTap Ⅱ抓取FPGA开发板实时信号;开发板上的验证结果表明:DDR2芯片初始化成功;其引脚上有稳定的读写数据;在双沿时钟频率200 MHz下,写入数据和读出数据一致.故DDR2控制器设计达到要求,且控制器接口简单、工作稳定、移植性强.

关键词：FPGA器件、DDR2 SDRAM接口、芯片驱动、验证

所属期刊栏目：24

分类号：TN47(微电子学、集成电路（IC）)

资助基金：湖南省教育厅一般科研项目13C1162;湖南省教育厅优秀青年项目2015B251;中南林业科技大学校级大学生创新项目

在线出版日期：2017-01-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：119-121