10.16526/j.cnki.11-4762/tp.2016.10.060
基于SRIO传输的高速时钟电路的优化设计
针对某信号处理系统在试验、调试的过程中,偶尔出现SRIO链路异常断开的现象进行了深入的分析,发现在SRIO链路工作过程中,链路的高速时钟信号受到了热噪声的影响,引起时钟的过零点采样错误,导致SRIO链路断开;因此,对高速时钟信号的参数进行了分析,提出了增加时钟信号的过渡斜率的优化方案,通过提高锁相环输出的时钟频率,减小了高频噪声,改善了时钟信号过零点的采样的品质;通过试验验证,系统工作稳定可靠,达到了预期效果.
过零点、热噪声、过渡斜率、可靠
24
TP273(自动化技术及设备)
2016-11-18(万方平台首次上网日期,不代表论文的发表时间)
共3页
213-214,218