基于FPGA视频合成系统设计与实现

摘要：

为实现将输入的六路BT656视频无失真地合并成一路BT1120视频输出,采用将FPGA技术和视频合成系统相结合的设计方法,用verilog语言设计完成有效视频数据的抽取、SRAM乒乓操作以及FPGA对于视频的拼接处理方法;该系统由视频输入解码模块、存储模块、输出解码模块、I2C模块以及时钟管理模块组成;经算法仿真和逻辑综合,该设计可以实现视频合成的基本功能,满足视频监控系统的实时性要求.综合结果表明该设计占用FPGA片上逻辑资源少,系统运行频率高.

关键词：FPGA、视频合成、Verilog、实时性

所属期刊栏目：24

分类号：TB114.3(工程基础科学)

在线出版日期：2016-05-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：247-249