基于FPGA的PLC并行执行定时器/计数器的设计

摘要：

针对ARM+FPGA构建的PLC系统,分析PLC对定时器/计数器的功能需求,设计了可以并行执行的定时器/计数器,构建的定时器/计数器共用一个端口读写控制器与FPGA中央控制器进行数据通信,定时器/计数器内部工作是相互独立的,能够并行的工作,并通过使用地址映射存储器使得定时器/计数器的指令执行更加高效;对中央控制器与定时器/计数器的通信时序和通信格式进行了设计,方便了中央控制器对定时器/计数器的控制与测试;通过仿真测试,该定时器/计数器能够满足PLC定时器/计数器的基本功能,并且达到了稳定的定时/计数的设计要求.

关键词：PLC系统、定时器/计数器、并行执行、FPGA、通信格式

所属期刊栏目：24

分类号：TP332(计算技术、计算机技术)

资助基金：广西科学基金项目桂科自2014GXNSFA118392;广西教育厅科研项目2013LX092

在线出版日期：2016-03-04（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：182-186