10.16526/j.cnki.11-4762/tp.2015.06.088
基于FPGA的IRIG-B(DC)码解码卡的设计
为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B (DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传送给上位机;试验证明该解码卡具有环境适应性强、体积小、结构简明、应用范围广等特点,可以满足实际应用场所对IRIG-B码解码的要求.
IRIG-B(DC)码、解码、串口、RS232
23
TN787(基本电子电路)
国家自然科学基金资助项目61335008
2015-07-15(万方平台首次上网日期,不代表论文的发表时间)
共3页
2143-2144,2155