基于FPGA的国产MSA009加速度计测试系统设计

摘要：

针对国产MEMS加速度计MSA009的工作原理和输出特性,设计了一种测试系统,以Spartan Ⅱ系列的XC2S30为主控芯片,并结合外围电路搭建了测试系统;基于ISE 8.1平台,采用VHDL硬件描述语言实现了对A/D转换芯片和Flash的控制,完成了加速度计输出信号的实时采集与存储;利用高精度三轴位置速率转台对测试系统进行试验验证,并对所采集的数据进行分析处理;经试验论证,该测试系统实现了对MSA009加速度计的测试,具有良好的实用性、稳定性.

关键词：MEMS加速度计、FPGA、测试系统、存储

所属期刊栏目：23

分类号：TN792(基本电子电路)

资助基金：国家自然科学基金50905169;武器装备探索研究项目7131017

在线出版日期：2015-06-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1472-1475