基于FPGA单指令浮点乘法自主控制器设计

摘要：

为实现一种多浮点操作数乘法运算的自主运算控制器,提出了一种基于FPGA并行操作的硬连接电路的多浮点数乘法运算控制器及其时序控制的方法,该控制器对一条多浮点操作数乘法运算指令的命令字和多浮点操作数连续写入并存储,在内部时序脉冲作用下,可以自主完成读出浮点操作数执行乘法运算,写入存储多浮点操作数过程与执行乘法运算命令的过程能够并行进行;在控制器执行乘法运算命令过程中,系统可以读出执行命令过程中的中间结果和最终运算结果;论述了该控制器的电路构成和基本原理,分析命令字与多操作数在内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;设计完成后通过仿真测试可知,该控制器运行的最高频率为250 MHz,从输入到输出端口最小延时是3.185 ns,最大延时是15.336 ns,且能够自主完成浮点数乘法运算.

关键词：FPGA、浮点乘法运算、控制器、多操作数

所属期刊栏目：22

分类号：TP332(计算技术、计算机技术)

资助基金：广西科学基金项目桂科自2011GXNSFA018153

在线出版日期：2015-01-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：3323-3326