基于FPGA的智能网络接口设计

摘要：

为了实现一种基于FPGA及片上系统(SOC)的智能以太网接口设计,在FPGA内集成了PowerPC440硬核处理器、以太网络接口控制器IP (TEMAC)、DDR2控制器、通用串行接口IP核及定时器等;该设计使用Verilog HDL硬件描述语言,在ISE12.4下的嵌入式集成开发环境XPS下进行IP核定制、系统的集成设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SDK环境下完成片上系统软件程序的开发;最后在XILINX的Virtex-5系列FPGA器件上实现了具有千兆以太网络接口的智能片上系统,智能网络接口具有可重配置、可扩展性、灵活性、兼容性、功耗低等优点.

关键词：片上系统、网络接口控制器、IP核

所属期刊栏目：22

分类号：TP334(计算技术、计算机技术)

在线出版日期：2015-01-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：1884-1886