基于FPGA的PLC位信息输出控制器设计

摘要：

提出应用FPGA设计PLC位信息输出与读取控制器的思路.该控制器执行输出位信息相关命令时,在内部时序脉冲控制下按照Y编号地址自主完成位信息在位存储单元的寻址和读写操作;论述了控制器的电路构成和基本原理,应用Verilog HDL语言实现硬件电路的构建与连接;测试表明,该控制器在PLC用户程序执行过程中可以自主将位信息按要求输出和读取,使输出位信息命令的执行与系统其它功能模块实现并行处理,提高了PLC执行指令序列的速度,缩短了PLC扫描周期.

关键词：FPGA、控制器、PLC、位信息、verilog

所属期刊栏目：22

分类号：TP332(计算技术、计算机技术)

资助基金：广西科学基金项目桂科自2011GXNSFA018153,桂科自0991067;广西研究生教育创新计划资助项目2013105940811M01

在线出版日期：2015-01-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1750-1753