基于FPGA和有限状态机的守时系统设计

摘要：

通过对现阶段守时系统实际应用情况和技术特点的分析,提出了一种新的守时系统设计方案,设计了一个基于FPGA和有限状态机的守时系统;采用恒温晶振组成本地时钟,与GPS/北斗时钟源共同作为系统的输入信号,利用FPGA设计守时系统的基本电路和有限状态机,并对调频调相部分和外部D/A转换电路进行控制,实现本地时钟与时钟源完全同频同相输出,从而快速获得高精度的时间基准,并能在GPS/北斗失锁后对时钟源信号进行保持,实现通信系统的时间同步.

关键词：守时系统、FPGA、有限状态机、驯服控制

所属期刊栏目：22

分类号：TN91

在线出版日期：2015-01-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：1565-1567