基于CPLD的光电编码器的四倍频计数电路设计

摘要：

分析光电编码器四倍频原理,基于可编程逻辑器件CPLD对光电编码器输出信号进行倍频、鉴相、计数；光电编码器的输出信号对于CPLD内部电路而言是异步信号,CPLD采用两级触发器构成的同步器对编码器输出的AB相信号进行同步,大大降低了亚稳态对编码器计数的影响；该设计应用在某型号便携式检测仪器中,其采用500线分辨力的编码器,实现了0.1 mm定位精度；实验结果表明该设计计数准确可靠,硬件电路简化,提高了被控对象的测量精度和控制精度.

关键词：CPLD、光电编码器、四倍频、亚稳态、同步器

所属期刊栏目：21

分类号：TP302(计算技术、计算机技术)

资助基金：北京市教育委员会科技计划面上项目KM201310037001;北京市属高等学校人才强教计划资助项目PHR201108311;2010年北京市优秀人才培养资助项目2010D005009000002

在线出版日期：2015-01-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：1878-1879,1888