一种高效双精度浮点乘法器

摘要：

浮点乘法器(FPM)是中央处理器的关键部件之一,因此其性能是处理器的关键影响因素之一,高性能浮点乘法器是研究人员的追求；基于此需求,提出了一种高速双精度浮点乘法器,该设计采用了有别于传统基2Booth算法,即基4Booth算法产生部分积,在此基础上用优化的Wallace树阵列结构进行部分积的累加得到和序列和进位序列,进而对和序列和进位序列采用部分和并行相加得到最后尾数结果；采用了优化的10级流水线结构的设计在Cyclone Ⅱ EP2C15AF484C6器件上实现后运行频率可达138.77 MHz;在同等优化努力下,相比于Ahera IP核运行速度提高大约67.77％；类似的,在Xilinx Virtex2 xc2v6000上的实现比现存的设计频率提高约102.2％;实验结果显示了所设计FPM结构的有效性.

关键词：基4Booth编码、双精度浮点数、浮点乘法器、并行结构、流水线结构、Wallace树

所属期刊栏目：21

分类号：TP332(计算技术、计算机技术)

资助基金：国家自然科学基金61072135,60788402;武汉市科技攻关计划项目201110921295

在线出版日期：2015-01-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1017-1020