10.3969/j.issn.1671-4598.2013.01.011
一种基于FPGA的存储器模块测试系统设计
存储器模块测试对于航空电子综合系统的可靠性至关重要,设计了一种基于FPGA实现的高速存储器测试系统,由基于March-B存储器测试算法的波形产生器、SDRAM控制器和串行口控制器等组成;采用Altera EP1C6-6芯片进行实现,综合与布局布线结果显示波形发生器的运行频率高达266.7 MHz,逻辑占用率68%;使用C++语言开发了上层控制软件与用户界面,在实验中采用故障注入方式模拟存储器模块出错情况;结果显示设计的存储器模块测试系统达到了设计要求;实验结果显示该系统能够测试多种LocalBus总线协议兼容的存储器模块,并且能够覆盖多种典型存储器故障.
存储器模块、March-B算法、波形发生器、测试
21
TP306.2(计算技术、计算机技术)
西北工业大学基础研究基金GCKY1004;国家自然科学基金61003037
2015-01-20(万方平台首次上网日期,不代表论文的发表时间)
共3页
33-35