基于FPGA的高速ADC测试平台的设计
高速ADC是超宽带宽通信、雷达信号处理等领域的关键组成部分,所以对它的测试越来越重要;针对传统测试系统成本高、难度大,利用FPGA和FFT算法设计了一套高速ADC动态参数测试系统;重点介绍了高速采样信号的降速处理、硬件电路以及FPGA的设计,从而完成对中科院微电子研究所自主研发的4G4bit高速ADC裸片的测试;最后通过对比测试结果和参考值验证了测试系统的可行性.
ADC、FPGA、动态参数
20
TP302(计算技术、计算机技术)
2013-01-05(万方平台首次上网日期,不代表论文的发表时间)
共3页
2372-2374