基于FPGA的信号质心硬件解算程序设计

摘要：

文章是对基于FPGA的信号质心的解算程序进行设计；以FPGA作为数据处理及控制中心对信号进行解算处理和控制各种时序;本系统采用VHDL语言编写程序,要解算信号的质心,首先要对从AD转换得到的数据进行处理,然后FPGA对这些数据进行累加及乘积累加处理；以将解算结果按优先级顺序实时写入FIFO中去,最后通过网口将已处理的数据输出到计算机中:程序经过仿真测试后表明,可用FPGA对信号进行求取质心的运算.

关键词：FPGA、FIFO、质心法

所属期刊栏目：20

分类号：TP302(计算技术、计算机技术)

资助基金：国家自然科学基金61076111

在线出版日期：2012-07-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：1401-1403