基于FPGA的高帧速CMOS成像系统设计
为了实现教字图像的高速高分辨率实时处理,设计了一种基于CMOS图像传感器、FPGA、千兆网和串口通信控制的高速高分辨率CMOS成像及实时显示系统;给出了系统结构原理,介绍了系统软硬件结构设计,结合CM()S图像传感器的工作模式和驱动时序,设计了系统成像控制模块、图像数据的高速缓存模块、图像数据的千兆网高速传输模块,实现了图像的实时显示与成像外部控制.实验表明,设计的成像系统方案合理,系统在全帧全分辨率(1280×1024)下读出帧频最高可达500帧/秒.
CMOS图像传感器、高帧频、FPGA、VGA、千兆网
20
TP391.8(计算技术、计算机技术)
2012-07-31(万方平台首次上网日期,不代表论文的发表时间)
共4页
1397-1400