基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究
介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOS Ⅱ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q- 208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOS Ⅱ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示.实践表明,利用NIOS Ⅱ软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法.
NIOS Ⅱ软核处理器、嵌入式测试系统、单片机、FPGA、A/D
20
TP751(遥感技术)
2012-04-27(万方平台首次上网日期,不代表论文的发表时间)
共4页
303-306