单精度浮点运算单元的FPGA设计与实现

摘要：

针对以前浮点运算依靠软件实现的弊端,提出采用自顶向下的设计方法,模块化的设计思想来实现FPU整个设计,这种设计方法增强了系统的可移植性及可改进性;系统在CycloneⅡ EP2C35FC684C6的FPGA上综合实现,验证结果表明,在满足各项功能要求的前提下,其系统最高时钟频率可达到47.4MHZ,提高了浮点运算单元的处理速度.

关键词：浮点、FPU、IEEE754、FPGA

所属期刊栏目：19

分类号：TP332(计算技术、计算机技术)

资助基金："十一五"国家科技支撑计划项目2009BADA1B02;海南省自然科学基金资助809019

在线出版日期：2011-08-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1178-1180,1183