基于FPGA实现高速串行链路数据恢复的方法

摘要：

为解决高速串行链路数据时钟异步时数据恢复问题.提出了基于FPGA的高速申行链路数据恢复方案,设计了本地时钟与锁相环输出时钟组成的混合时钟城,阐述了在不同相位高速申行数据采样原理与采样过程,分析了采样位2判决原理与数据有效判别方法,实现了高速申行链路数据的恢复;通过逻辑仿X与试验验证,在时钟速率与数据速率不同的情况下,该方法能够有效恢复申行数据,数据速率可达400Mb/s,在数据通讯领域有广泛应用前景.

关键词：高速串行链路、数据恢复、FPGA

所属期刊栏目：19

分类号：TP302(计算技术、计算机技术)

在线出版日期：2011-04-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：219-221