新型锁相环在频率跟踪技术中的研究
在比较电力系统频率跟踪技术中软硬件同步优缺点的基础上,提出了一种基于FPGA的全数字锁相环(ADPLL)电路实现电力系统频率跟踪的技术;将FPGA技术运用于同步跟踪技术中,解决了软硬同步方法中的各个不足之处;全数字锁相环电路采用VHDL语言和FPGA设计,仿真波形和实验结果表明,该电路能够很好地跟踪电网频率的实时变化,相位误差仅为0.1%,频率测量误差仅为0.06%,实现了同频率同相位的锁定;速度快、精度高;对电网的谐波计算有较大的实际意义.
ADPLL、频率跟踪、FPGA
18
TN911
2011-06-01(万方平台首次上网日期,不代表论文的发表时间)
共3页
2809-2811