基于FPGA的简易误码测试系统的设计与实现

摘要：

设计了基于FPGA的简易误码测试系统,在充分利用伪随机测试码m序列的规律和FPGA设计的灵活性的基础上,自行设计了发送模块和接收模块,其中重点设计了接收模块中的时钟同步子模块、帧同步和误码检测子模块;先介绍了误码测试系统的基本工作原理、基本架构,再分析主要功能模块的的结构和实现方法,最后在Quartus Ⅱ 6.0上进行时序仿真,并在Altera公司的EPF10K20TC144-4进行实验,能正确累计误码个数;实验结果验证了设计的有效性.

关键词：误码测试系统、时钟同步、帧同步、m序列、FPGA

所属期刊栏目：18

分类号：TN88(无线电设备、电信设备)

资助基金：国家自然科学基金资助项目60472009

在线出版日期：2011-02-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：2469-2471,2474