可重构DES、3-DES加减密系统设计

摘要：

针对目前密码算法软件实现和ASIC实现的局限性,提出可重构加减密系统设计;在分析DES和3-DES算法原理的基础上,通过减少3-DES的密钥长度,设计新型的3-DES加减密系统;综合新型3-DES加减密系统和DES加减密系统,设计基于可重构硬件的DES、3-DES加减密系统,该系统在xinlinx在Virtex-E系列FPGA上成功实现;实验结果显示,该系统兼有软件实现的灵活性和硬件实现的可靠性、高效性、安全性,硬件资源少,同时可以成功抵制密码攻击,密码分析和线性分析.

关键词：DES、3-DES、可重构、FPGA

所属期刊栏目：17

分类号：TN431(微电子学、集成电路（IC）)

在线出版日期：2009-05-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：751-753,772