基于FPGA的同步数字复接系统设计与实现
现代数字通信中为了扩大信息的传输容量并提高信道的利用率,往往采用数字复接技术;文章提出了一种基于FPGA实现同步数字复接系统的设计方案,该方案在帧同步检测的关键部分采取前方保护和后方保护的措施,很大程度上提高了系统的抗干扰能力,并采用Verilog HDL硬件描述语言完成系统各组成模块的描述,最后在Quartus Ⅱ集成环境下进行了系统的综合、布局布线及时序仿真;仿真结果验证了输入输出的逻辑关系,实现了数字复接系统的模块化设计,功能稳定可靠.
FPGA、数字复接、状态机、帧同步检测
16
TP273(自动化技术及设备)
2008-10-20(万方平台首次上网日期,不代表论文的发表时间)
共3页
1174-1176