数字锁相环的优化设计与应用

摘要：

为了提高数字锁相环的工作频率、改善环路性能,提出了提高环路的优化设计方法,给出了数字锁相环(DPLL)的工作原理,通过对数字锁相环电路的设计分析,详细论述了利用数字微分将锁相环的鉴相器和环路滤波器完全数字化的电路设计方法,仿真结果表明:环路的工作频率由原来的几百kHz提高到几MHz,目前该数字锁相环已成功地应用于某测控系统中,应用结果证实:该数字锁相环具有工作频率高、捕获时间及精度可调、接口简单、通用性好等特点,可推广应用于远程测量与控制系统中.

关键词：数字锁相环(DPLL)、数字微分、数字鉴相器、数字环路滤波器

所属期刊栏目：14

分类号：TM38.3.4(电机)

资助基金：国防预研基金413250301

在线出版日期：2006-09-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：1085-1086,1092