10.3969/j.issn.1671-4598.2005.02.031
快速浮点加法器设计研究
浮点加法器处于浮点处理器的关键路径,为提高浮点加法器的速度,对浮点加法器的关键部分进行了研究:采用了预测执行,并行运算技术.引用混合加法器,前导"1"检测采用快速的LOPV电路实现,混合加法器由输出选择电路对"+1ulp"操作进行合并,提高了运算速度,这些技术在双精度FPU和24位浮点DSP中应用得到了理想的效果.
混合加法器、LOPV电路
13
TP332(计算技术、计算机技术)
2005-05-12(万方平台首次上网日期,不代表论文的发表时间)
共3页
186-188