逻辑再优化设计方法

摘要：

本方法应用于超大规模集成电路的设计过程.逻辑分解的优化是这一过程中的重要步骤.优化后产生主题图质量的好坏,直接影响到最后的设计结果.本文针对主题图延时和面积的优化问题,提出了"逻辑再优化"设计方法.该方法通过"逻辑等价变换”技术,达到进一步优化主题图面积和延时性能的目的.

关键词：匹配、布尔网络、主题图、覆盖

所属期刊栏目：9

分类号：TN47(微电子学、集成电路（IC）)

资助基金：上海交通大学与美国Avanti公司联合资助项目

在线出版日期：2004-01-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：41-43，48