SM4国密算法的异构可重构计算系统研究

摘要：

随着互联网的数据量呈爆炸式增长,以纯软件方式运行的SM4算法速度慢、CPU占用率高,而基于Verilog/VHDL实现的现场可编程门阵列或专用集成电路存在灵活性差、升级维护困难等问题.为了解决上述问题,提出了一种SM4国密算法的异构可重构计算系统的设计方案,采用高层次综合和异构可重构技术,通过优化数据内存分配与传输、优化循环、矢量化内核以及增加计算单元等方式,设计了 SM4算法电子密码本模式和计数器模式的定制计算架构,并将该系统部署在FPGA异构平台.实验结果表明:SM4-ECB和SM4-CTR两种主流工作模式的定制计算架构在Intel Stratix 10 GX2800上,吞吐率分别达到109.48 Gbps和63.73 Gbps,是Intel Xeon E5-2650 V2 CPU上对应模式吞吐率的232.63倍和141.62倍.以此核心模块(包含数据输入、加解密、输出)的整体异构可重构计算系统的性能也分别达到了纯软件方式的4.90倍和3.56倍.该方案不仅实现了针对特定模式进行定制加速,而且可以通过硬件重构灵活支持不同的计算模式,兼顾了系统的灵活性和高效性.

关键词：SM4、异构可重构、现场可编程门阵列、国密算法、硬件加速

所属期刊栏目：40

分类号：TP309(计算技术、计算机技术)

资助基金：国家自然科学基金61972180

在线出版日期：2023-10-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：2826-2831