基于FPGA的万兆以太网UDP_IP硬件协议栈设计与实现

摘要：

针对传统基于软件的协议栈无法满足高速数据传输处理需求的问题,提出了 一种基于硬件加速的UDP协议栈设计方案,该方案基于硬件高效并行的特点,实现了 UDP/IP协议栈,满足了万兆以太网数据高带宽传输的需求.通过实际测试表明,该设计最高可以达到9.32 Gbps传输速率,满足10 Gbps带宽下线速处理的需求,与传统软件实现相比,处理能力更接近理论极限.

关键词：FPGA、万兆以太网、硬件协议栈、UDP协议

所属期刊栏目：39

分类号：TP393(计算技术、计算机技术)

资助基金：国家重点研发计划

在线出版日期：2022-08-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：2465-2468