基于三维线性反馈移位寄存器的三维堆叠集成电路可重构测试方案

摘要：

三维堆叠集成电路(3D SIC)结构复杂,相较于二维集成电路(2D IC),设计有效的测试结构以降低测试成本更加困难.为降低3D SIC的测试成本,提出一种基于线性反馈移位寄存器(LFSR)的能够有效适应3D SIC不同测试阶段的三维LFSR(3D-LFSR)测试结构.3D-LFSR结构能够在堆叠前独立进行测试;在堆叠后,复用堆叠前的测试结构,并重构为一个适合当前待测电路的测试结构,且重构后的测试结构能进一步降低测试成本.基于3D-LFSR结构,设计了测试数据处理方法和测试流程,并采用混合测试模式以降低测试时间.实验结果表明,相较于双LFSR结构,3D-LFSR结构的平均功耗降低了40.19％,平均面积开销降低了21.31％,测试数据压缩率提升了5.22个百分点;相较于串行测试模式,采用混合测试模式的平均测试时间减少了20.49％.

关键词：三维堆叠集成电路、线性反馈移位寄存器、可测试性设计、可重构测试、测试成本

所属期刊栏目：43

分类号：TN47(微电子学、集成电路（IC）)

资助基金：国家自然科学基金;国家自然科学基金

在线出版日期：2023-03-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：949-955