基于GPU的低密度奇偶校验码译码加速技术

摘要：

随着通信技术的发展,通信终端逐渐采用软件的方式来兼容多种通信制式和协议.针对以计算机中央处理器(CPU)作为运算单元的传统软件无线电架构,无法满足高速无线通信系统如多进多出(MIMO)等宽带数据的吞吐率要求问题,提出了一种基于图形处理器(GPU)的低密度奇偶校验(LDPC)码译码器的加速方法.首先,根据GPU并行加速异构计算在GNU Radio 4G/5G物理层信号处理模块中的加速表现的理论分析,采用了并行效率更高的分层归一化最小和(LNMS)算法;其次,通过使用全局同步策略、合理分配GPU内存空间以及流并行机制等方法减少了译码器的译码时延,同时配合GPU多线程并行技术对LDPC码的译码流程进行了并行优化;最后,在软件无线电平台上对提出的GPU加速译码器进行了实现与验证,并分析了该并行译码器的误码率性能和加速性能的瓶颈.实验结果表明,与传统的CPU串行码处理方式相比,CPU+GPU异构平台对LDPC码的译码速率可提升至原来的200倍左右,译码器的吞吐量可以达到1 Gb/s以上,特别是在大规模数据的情况下对传统译码器的译码性有着较大的提升.

关键词：图形处理器、计算统一设备架构、低密度奇偶校验码、并行计算、信道译码

所属期刊栏目：42

分类号：TN764(基本电子电路)

资助基金：广西自然科学基金资助项目;无线宽带通信与信号处理重点实验室基金资助项目;认知无线电重点实验室项目

在线出版日期：2022-12-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：3841-3846