阵列互耦误差FIR校正滤波器设计与FPGA实现

摘要：

针对传统型FIR滤波器在高阶条件下运算速度变慢与耗费资源增多这一问题,提出一种基于分段卷积的高速高阶FIR滤波器设计方法,通过在频域并行处理的方式实现了数据的快速处理.首先,确定滤波器的设计阶数M并将其作为基准序列长度,对输入的数字信号进行M周期延时;然后,将原序列与延时序列分别作快速傅里叶变换(FFT);其次,将变换后的频域结果分别与滤波器相乘后作快速傅里叶逆变换(IFFT);最后,通过重叠保留的方法实现两路数据的拼接.理论分析与仿真测试表明,与基于查找表(LUT)的传统分布式方法相比,同等阶数下所提方法的寄存器资源节省了30％以上.在此基础上利用实验平台的实测数据进行验证,结果表明,与互耦误差校正前相比,校正后的幅度失配均方根小于1 dB,相位失配均方根小于0.1 rad,实验数据充分展示了该方法对互耦误差校正的有效性.

关键词：数字阵导引头、互耦误差、FIR滤波器、现场编程门阵列、快速傅立叶变换

所属期刊栏目：39

分类号：TN911

资助基金：国家自然科学基金资助项目61501471

在线出版日期：2019-09-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：2374-2380