图像中值滤波硬件算法及其在FPGA中的实现
研究了一种适于硬件并行处理的基于统计比较的图像中值滤波算法,并用VHDL硬件开发语言在Xilinx公司的现场可编程门阵列(FPGA)上实现,给出了整个硬件系统的构造方法.仿真结果说明了该算法满足实时性要求,取得了良好的滤波效果,适用于图像采集与预处理系统中.
统计、中值滤波、并行处理、FPGA
26
TP391.41(计算技术、计算机技术)
2006-08-24(万方平台首次上网日期,不代表论文的发表时间)
共3页
61-62,75
点击收藏,不怕下次找不到~
统计、中值滤波、并行处理、FPGA
26
TP391.41(计算技术、计算机技术)
2006-08-24(万方平台首次上网日期,不代表论文的发表时间)
共3页
61-62,75
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn