基于Verilog-HDL的UART串行通讯模块设计及仿真

摘要：

UART协议是数据通信及控制系统中广泛使用的一种全双工串行数据传输协议,在实际工业生产中有时并不使用UART的全部功能,只需将其核心功能集成即可.波特率发生器、接收器和发送器是UART的三个核心功能模块,利用Verilog-HDL语言对这三个功能模块进行描述并加以整合,通过Modelsim仿真,其结果完全符合UART协议的要求.

关键词：UART、串行通讯、Verilog-HDL、Modelsim、仿真

分类号：TP311(计算技术、计算机技术)

资助基金：山西省留学人员科研资助项目2004-26

在线出版日期：2008-10-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：11-15