速率兼容极化码及其打孔硬件实现

摘要：

极化码是目前唯一在理论上达到香农极限,并且被选为5G控制信道增强移动宽带业务场景下的编码方案,具有较低编译码复杂度的特点,受到了业界广泛的关注.由于极化码的码字长度受限于2的整数次幂长度,在不同场景下对极化码的码率有不同需求,导致极化码的码率不能根据需求随意调整.因此引入速率兼容极化码来实现任意码长码率,通过该方法对编译码的整体结构不产生影响,利用打孔实现是进行速率兼容常用的一种方式.另外关于打孔极化码的硬件研究极度缺乏.论文基于现有的极化码编译码算法以及打孔算法的研究进展,设计了针对几种典型的打孔方案的低复杂度打孔模块硬件架构.实验结果表明,准均匀打孔的硬件设计实现与仿真结果一致,并且具有较少的资源占用率.

关键词：极化码、速率兼容、打孔、硬件

所属期刊栏目：50

分类号：TN911.22

在线出版日期：2023-02-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：2605-2610