一种优化的BCH编解码器的设计与实现?

摘要：

针对NAND Flash制造工艺不断提高,导致其内部数据在存储时出错概率越来越大的问题,提出一种优化的BCH编解码器设计.在编码电路采用16位并行操作,解码电路采用3级流水线操作,以提高数据的处理速度.完成电路的仿真验证,仿真结果表明使用优化后的BCH编解码器,可以正确校正多达48位出错位,并完成基于SMIC 0.11μm工艺库的设计综合,综合结果表明该设计在工作频率、面积和功耗方面得到很大改善.

关键词：BCH码、NAND Flash、16位并行操作、3级流水线

分类号：TN492(微电子学、集成电路（IC）)

在线出版日期：2019-10-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：2335-2338