10.3969/j.issn.1672-9722.2012.11.019
基于SOPC Builder的JPEG2000 IP核设计
使用SOPC Builder自定制组件的方法,设计出JPEG2000图像压缩算法的IP核.通过对JPEG2000压缩原理中并行性的深入分析,利用这种并行性提出了一种针对压缩过程中EBCOT算法编码的硬件加速实现的设计方案.在DE2开发平台上的测试表明,该文设计的JPEG2000 IP核压缩速度明显比串行结构的同类处理器速度要快.
片上可编程系统、IP核、JPEG2000、嵌入式码块编码优化截断
40
TP391(计算技术、计算机技术)
湖北省自然科学基金项目2011CDC017
2013-01-16(万方平台首次上网日期,不代表论文的发表时间)
共3页
66-68