基于FPGA的除法器设计

摘要：

除法器是数字信号处理领域中最基本也是最复杂的运算单元.目前除法器的设计多采用迭代算法实现,实时性很差.为了提高除法器的实时性,文章基于线性逼近算法和ROM查找表相结合的方式,提出一种数字复数除法器的实现方法.相对于传统的数字除法器,它不但资源少,计算速度快,而且还可以根据修改ROM的数值精度来满足不同的性能要求,灵括性很高,在数字信号处理领域有广泛的应用和推广价值.

关键词：FPGA、除法器、线性逼近、查找表

所属期刊栏目：40

分类号：TP332.2(计算技术、计算机技术)

资助基金：陕西省教育厅科技计划项目2010kg432

在线出版日期：2012-07-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：130-132