10.3969/j.issn.1672-9722.2009.12.012
同址存储在(2,1,9)维特比译码器中的应用
维特比算法是卷积码的一种最大似然译码.维特比译码器中的存储部分,包括幸存路径的存储和路径度量的存储,其结构的选择对其占用硬件资源影响也不同.文章采用同址存储的方法来实现约束度为9的(2,1,9)维特比译码器中的幸存路径的存储,该方法相对于传统的寄存器存储、回溯法来讲,具有资源占用少、译码延时小等特点.同址存储是存储体的一种实现方法,较之别的存储方法,其优点是需要的存储单元较少.
维特比译码器、幸存路径、路径度量、FPGA
37
TN929
2010-03-19(万方平台首次上网日期,不代表论文的发表时间)
共5页
42-46