浮点乘累加处理单元的FPGA实现

摘要：

稀疏矩阵向量乘(Sparse Matrix-Vector Multiply, SMVM),形如Ab=x,在科学计算、信息检索、数据挖掘等领域中都是重要的计算核心之一.在基于FPGA实现的SMVM系统中,其底层基本处理单元(Processing Element, PE)的主要功能,是对单精度浮点输入进行乘累加运算.本文针对SMVM算法的特点,提出浮点乘累加PE的设计方案,并在Virtex4 LX60上加以实现,工作频率达到123.6MHz.

关键词：乘累加、浮点、稀疏矩阵向量乘、FPGA

所属期刊栏目：34

分类号：TP3(计算技术、计算机技术)

在线出版日期：2006-11-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：165-168,179