读写数据宽度不同的异步FIFO设计

摘要：

提出并实现了具有总线功能的异步FIFO,即写入字宽和读出字宽不同的高速异步FIFO设计.此FIFO基于Altera公司的Stratix系列FPGA实现,达到了高于200Mhz的工作频率,采用verilog语言设计,通过对设计进行简单的修改,即可应用于各种不同的系统的设计,给很多带宽不匹配的系统提供了一种简单的解决方案.

关键词：FPGA、异步、FIFO、格雷码、Verilog、总线匹配

所属期刊栏目：33

分类号：TP336(计算技术、计算机技术)

在线出版日期：2005-09-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：107-110